The International Bureau of WIPO 34, Chemin des Colombettes, 1211, Geneva 20 Switzerland

Amendment of the claims under Article 19(1)(Rule 46)

International Application No.: PCT/JP2005/004966

International Filing Date: 18.03.05

Applicant:

Name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

Address: 1006, Oaza Kadoma, Kadoma-shi, Osaka 571-8501 Japan

Agent:

Name: (10921) NII, Hiromori

Address: c/o NII Patent Firm, 3rd Floor, Shin-Osaka Suebiro Center Bldg., 11·26, Nishinakajima 3·chome, Yodogawa·ku, Osaka·shi, Osaka 532·0011 Japan

Applicant's File reference: P36710-P0

Dear Sir/Madam

The applicant, who received the International Search Report relating to the above identified International Application transmitted on 10.05.05, hereby files amendment under Article 19(1) as in the attached sheets.

The claims 1-11 were amended and the claim 12 was deleted.

Very truly yours,

Johnson Jul Hiromori NII Patent Attorney

Attachment:

(1) Amendment under Article 19 (1)

3sheets

## CLAIMS

- 1. (Amended) An information processing device comprising:
- a DRAM having a burst mode which burst-transfers data of successive column addresses;
- one or more data processing units operable to issue an access request; and

5

10

95

- an address conversion unit operable to convert access addresses which are included in the access request issued from said one or more data processing units,
- wherein at least one of said one or more data processing units is operable to access an M  $\times$  N rectangular area, where M and N are integers,
- said address conversion unit is operable to convert access addresses so that a column address of data at the (K+m)th column, where K and m are integers and  $m \le M$ , of an Lth line, and a column address of data at a Kth column of an (L+n)th line, where L and n are integers and  $n \le N$ , become successive, and
- some or all areas of said DRAM is a frame memory which stores image data, the rectangular area is M pixels x N lines in the image data, and said data processing units are operable to perform one of motion compensation and motion estimation, where n=2n' and n' is an integer.
- 2. (Amended) The information processing device according to Claim 1,
- wherein another one of said data processing units is operable to access the image data on a line basis, and to continuously read out data of all 2n lines.
- 30 3. (Amended) The information processing device according to Claim 1,

wherein said data processing unit is operable to decode an

inputted stream on a basis of two or more macroblocks, by motion compensation.

said DRAM is operable to store the image data decoded by said data processing unit,

said information processing device further comprises:

5

10

15

20

2.5

30

a memory featuring a smaller storage capacity and a faster access speed than said DRAM;

a data transfer unit operable to transfer the data from said  $\ensuremath{\mathsf{DRAM}}$  to said memory, and

said data processing unit is operable to access the image data stored in said DRAM as reference data.

4. (Amended) The information processing device according to Claim 3.

wherein the image data stored in said DRAM is split into transfer regions larger in size than the rectangular area, and

said data transfer unit is operable to transfer data on a transfer region basis from said DRAM to said memory, based on the access request from said data processing unit.

5. (Amended) The information processing device according to Claim 3,

wherein said data transfer unit is operable to transfer a minimum area which surrounds plural rectangular areas as a transfer region as data from said DRAM to said memory, based on an access request from said data processing unit.

6. (Amended) The information processing device according to Claim 4,

wherein said data transfer unit includes a register which holds a size of the transfer region.

7. (Amended) The information processing device according to one of Claim 4 and Claim 5.

wherein said data transfer unit is operable to transfer the data from said DRAM to said memory when a predetermined number n1 of access requests are outputted from said data processing unit.

8. (Amended) The information processing device according to Claim 7.

wherein said data transfer unit includes a register which holds 10 the size of the transfer region and the number n1.

9. (Amended) The information processing device according to one of Claim 4 and Claim 5,

wherein said data transfer unit is operable to transfer the transfer region which includes all rectangular areas, from said DRAM to said memory when access requests from said data processing unit request the rectangular areas which are adjacent or overlapping.

10. (Amended) The information processing device according to Claim 4, wherein said data processing unit includes:

20

25

30

a motion vector estimation unit operable to estimate plural motion vectors corresponding to plural macroblocks from the inputted stream; and

a decoding unit operable to decode the inputted stream on a macroblock basis, and to store a decoding result into said DRAM,

wherein a decoding sequence of the macroblocks is changed based on the plural motion vectors so that addresses for accessing said DRAM become successive.

11. (Amended) A data access method for accessing a rectangular area made up of M pixels x N lines in image data from a DRAM, the DRAM having a burst mode which burst-transfers data of

continuous column addresses, and storing the image data, said data access method comprising:

an input step of inputting an access request for the rectangular area; and

an address converting step of converting access addresses included in an access request issued in said access step,

wherein in said address converting step, addresses are converted so that a column address of data at the (K+m)th column, where K and M are integers and  $M \leq M$ , of the Lth line, and a column address of the data at the Kth column of the (L+n) line, where L and L are integers and L M become successive, and

some or all areas of said DRAM being a frame memory which stores image data and the rectangular area being M pixels x N lines in the Image data, where M and N are integers, and a data processing unit performing motion compensation and motion estimation, where n=2n' (n' is an integer).

## 12. (Cancelled)

5

10

## 請求の範囲

[1] (補正後)連続するカラムアドレスのデータをバースト転送するバーストモードを有す るDRAMと.

アクセス要求を発行する一つ以上のデータ処理手段と、

データ処理手段から発行されたアクセス要求に含まれるアクセスアドレスを変換するアドレス変換手段と

を備え.

前記データ処理手段のうち少なくとも一つのデータ処理手段は、M×N(Mおよび Nは終粉)の毎形領域をアクセスし、

前記アドレス変換手段は、第L(Lは整数)ラインのK+m(Kおよびmは整数でm≤ M)カラム目のデータと第L+n(Lおよびmは整数でn≤N)ラインのKカラム目のデー タとが連続するカラムアドレスになるようにアドレスを変換し、

前記DRAMの一部または全ての領域は、前記画像データを蓄積するフレームメモ リであり、前記矩形領域は、前記画像データ中のMピクセル×Nラインであり、前記 データ処理手段は、動き補償生たは動き輸出を行い、

n=2n'(n'は整数)である

ことを特徴とする情報処理装置。

- [2] (補正後)前記データ処理手段のうち他の一つのデータ処理手段は、前記画像データをライン単位にアクセスし、2nライン全てのデータを連続して読み出すことを特徴とする請求項1記載の情報処理装置。
- [3] (補正後)前記データ処理手段は、入力されたストリームを少なくとも2マクロブロック 以上の単位で動き補償によって復居し。

前記DRAMは、前記データ処理手段により復号された画像データを格納し、

前記情報処理装置は、さらに、前記DRAMよりも小さい記憶容量と高速なアクセス 速度を有するメモリと、前記DRAMから前記メモリヘデータを転送するデータ転送手 段とを備え。

前記データ処理手段は、前記第DRAMに格納された画像データを参照データとし てアクセスする ことを特徴とする請求項1記載の情報処理装置。

[4] (補正後)前記DRAMに格納された画像データは前記矩形領域のサイズよりも大き い転送領域に分割され、

> 前記データ転送平段は、前記データ処理手段からのアクセス要求に基づいて、前 記DRAMからメモリに前記転送領域単位にデータを転送する

ことを特徴とする請求項3記載の情報処理装置。

[5] (補正後)前記データ転送手段は、前記データ処理手段からのアクセス要求に基づいて、前記DRAMからメモリに、複数の矩形領域を囲む最小の領域を転送領域としてデータを転送する

ことを特徴とする請求項3記載の情報処理装置。

- [6] (補正後)前記データ転送手段は、前記転送領域のサイズを保持するレジスタを有す ることを特徴とする請求項4記載の情報処理装置。
- [7] (補正後)前記データ転送手段は、前記データ処理手段から予め決められたn1個の アクセス要求が出力されたとき、前記DRAMから前記メモリヘデータを転送すること を特徴とする請求項4または5記載の情報処理装置。
- [8] (補正後)前記データ転送手段は、前記転送領域のサイズと前記れたを保持するレジスタを有することを特徴とする請求項7記載の情報処理装置。
- [9] (補正後)前記データ転送手段は、前記データ処理手段からのアクセス要求が隣接または重なる矩形領域を要求する場合は、当該矩形領域全でを含む転送領域を、前記DRAMから前記メモリへ転送することを特徴とする請求項4または5記載の情報処理装置。
- [10] (補正後)前記データ処理手段は、

入力されたストリームから複数のマクロブロックに対応する複数の動きベクトルを検 出する動きベクトル検出手段と、

入力されたストリームをマクロブロック単位で復号し、復号結果を前記DRAMに格納する復号手段とを備え、

前記複数の動きベクトルに基づいて、前記DRAMへアクセスするアドレスが連続に なるようにマクロブロックの復号化の順番を入れ替える ことを特徴とする請求項4記載の情報処理装置。

[11] (補正後)連続するカラムアドレスのデータをバースト転送するバーストモードを有し 画像データを記憶するDRAMから、前記画像データ中のMピクセル×Nラインから なる矩形領域をアクセスするデータアクセス方法であって、

前記矩形領域のアクセス要求を入力する入力ステップと、

アクセス手段から発行されたアクセス要求に含まれる前記アクセスアドレスを変換するアドレス変換ステップと

を有し、

前記アドレス変換ステップにおいて、第L(Lは整数)ラインのK+m(Kは整数でm ≤M)カラム目のデータと第L+n(Lは整数n≤N)ラインのKカラム目のデータとが連 徐するカラムアドレスになるようにアドレスを変換し、

前記DRAMの一部または全ての領域は、前記画像データを普積するフレームメモ リであり、前記矩形領域は、前記画像データ中のMピクセル×Nライン(MおよびNは 整数)であり、前記データ処理手段は、動き補償または動き検出を行い、

n=2n'(n'は整数)である

ことを特徴とするデータアクセス方法。

[12] (削除)